2026年7月18日上午，2026世界人工智能大会期间，由上海开放处理器产业创新中心和芯原股份联合主办的《RISC-V赋能空间计算与物理智能》论坛在上海张江科学会堂科创厅正式召开。灵睿智芯联合创始人、副总裁 李华庆在主题为《智能体时代高性能RISC-V CPU的发展机遇》的主题演讲中指出，在AI智能体时代，随着AI从“聊天”走向“干活”，CPU正在重回舞台中央，而开放指令集架构RISC-V，正凭借其可扩展、可定制的特性，成为智能体时代关键的“中国选项” 。而灵睿智芯的首款高性能RISC-V CPU P100正是为了应对智能体时代需求而设计。
智能体时代，RISC-V是最佳指令集选择
“今年年初‘小龙虾’横空出世，大家觉得AI忽然从简单的聊天变成能做事情了。”李华庆开篇就形象地描述了Agentic AI（智能体AI）带来的变革。他指出，如果说大模型（Model）是生成式AI的“大脑”，那么让智能体真正能干活的关键在于“HARNESS”工程——包括多智能体协同调度、智能体沙盒频繁的创建和销毁、权限管理及状态监控等，而这些任务几乎都由CPU承担 。
李华庆进一步解释，AI智能体需要记忆管理，短期记忆就是“KV cache”超长上下文，对于长期记忆来讲，就要经常访问外部的知识库、向量数据库、知识图谱这些，这些都是CPU在帮助做数据库的管理检索。此外，“工具调用执行”、“爬网页”、执行脚本，这些都是CPU的强项。
抛开HARNESS工程，在大模型推理侧，CPU的角色也在从单纯的数据预处理向更深度的参与演进。在之前的生成式AI时代，CPU只是帮GPU或者AI芯片做数据的预处理、后处理，然后帮助去准备数据、I/O调度之类的工作。但是随着大模型的一些新技术的演进，CPU在“推理”的过程当中参与的事情也越来越多。面对“唐朝有多少位皇帝”这类知识性提问，传统方式依赖AI芯片计算，时延和功耗都较高。而在智能体运行过程中，CPU在推理及HARNESS工程中的广泛参与，使其成为了新的性能焦点。
根据英特尔、AMD等数据中心CPU巨头的分析，传统数据中心里CPU与GPU的配比大约是1:4，但随着AI智能体时代的到来，未来这一比例将变成1:1。这一判断意味着，在当前庞大的GPU需求基础上，AI服务器市场将迎来一轮同等量级的CPU需求爆发。CPU正从过去的“配角”变为推动AI智能体落地的“总指挥”。行业预测数据也显示，到2030年全球企业将拥有约22亿个活跃Agent，智能体带来的CPU新增市场规模有望达到数百亿美元。
面对智能体时代的这一巨大机遇，李华庆认为，传统通用CPU架构却因摩尔定律放缓以及厚重的历史包袱而面临瓶颈，特别是面对具身智能等复杂场景时，全新的RISC-V CPU凭借其可扩展、可定制的特性，可以结合场景进行软硬协同定制设计，能够解决传统CPU难以支撑的所有高效业务的挑战。
李华庆强调，从智能体角度来看，RISC-V作为全新的开源、开放指令集架构，是能够原生支持场景定义芯片能力，同时可以利用它的模块化、可扩展特性在流水线级别做一些融合架构的创新。现在很多创新都是应用驱动的，应用驱动导致我们要做芯片架构创新或者一些系统性的协同创新。同时，对于中国来说，RISC-V既能够实现安全、自主、可控，又能够和世界兼容。显然，智能体时代，RISC-V是最佳指令集选择。
从“螺丝钉”到服务器“强核”
从当前的RISC-V发展现状和趋势来看，目前整个RISC-V社区、参与的公司、产品都非常丰富、市场落地规模也非常大。2023年IP核出货量已达130亿颗，走完了Arm三十年的路。但是，在2025年之前，绝大多数的RISC-V产品落地还是偏向于端侧，更多是集中在一些IoT、AIoT或者嵌入式的小核、小芯片的落地场景。虽然英伟达等行业巨头也在布局RISC-V，并用在了其云端芯片内，号称“年出货量超过10亿颗内核”，但是它的功能其实就像是用在“航母上的螺丝钉”一样。在云端高价值的场景当中，RISC-V的应用还是非常少。
RISC-V社区也意识到了这个问题，所以RISC-V国际基金会在2024年就批准了RVA23规范，加入了对于虚拟化、向量计算等高性能CPU所需要的特性，也为开发者提供了一套更加强大的、更加统一的平台。所以，从从2025年开始，国内才开始有数据中心级别的高性能的RISC-V CPU出现，比如达摩院的玄铁C930等。2026年，国内高性能RISC-V内核纷纷涌现。比如灵睿智芯发布了第一款高性能RISC-V CPU内核P100，达摩院也发布了玄铁C950。在此背景之下，RISC-V产业也已经能够为智能体需求提供高性能CPU。
灵睿智芯P100的破局之道
基于对智能体工作负载的深入分析，李华庆归纳了高性能CPU架构应具备的三大特征：高性能、高并发、高可靠。灵睿智芯首款服务器级RISC-V CPU内核P100正是围绕这些特征设计。
高性能：超深超宽流水线。 “CPU流水线就像工厂组装线，超宽设计是为了保证充分的供给。”李华庆以汽车工厂比喻流水线设计。P100采用超过20级的业内最深流水线之一，配合每周期8取指、10发射的超宽乱序架构，在SPECint2006基准测试中单核性能突破20/GHz，位居国内同类产品之首。
高并发：国内唯一SMT4动态多线程。 “对于IO密集型场景，单线程就像只有一条车道，计算资源经常等数据。”李华庆用“厨师与配菜”的比喻解释多线程的价值——“给大厨配多个备菜，单位时间产出就大大提升”。P100是国内唯一支持动态同时多线程（SMT4）的RISC-V CPU内核，在数据库访问等典型智能体负载下，性能可带来50%至80%的增益。
高可靠：企业级RAS与内核自愈。 “智能体长时间运行，决策链非常长，硬件故障会被无限放大。”李华庆强调可靠性分为三个层次：错误检测、错误隔离、错误修复。P100不仅支持ECC、奇偶校验等数据保护，更实现了业界领先的内核级错误自愈能力，确保智能体系统的长期稳定运行。
资料显示，灵睿智芯是一家全栈自研RISC-VCPU内核芯粒和芯片的公司，团队主要是来自于IBM，并在IBM做了很多年超大规模芯片研发。在软硬协同设计，端到端应用方案交付方面，灵睿智芯都有很深的经验积累。
虽然灵睿智芯是2025年1月成立的，但目前完成了二轮融资，总共融了3亿多。在芯片的研发方面，进度也很快：2025年7月份，灵睿智芯第一次在FPGA平台上内核能够把类操作系统跑起来；2025年10月、11月的时候在仿真加速器、更大的FPGA系统上怕Spec CPU2017测试用例都已经跑通。
“我们的高性能RISC-V CPU内核P100是目前国内唯一支持‘四线程’的一家公司，我们的流水线比较深、也比较宽，都属于业界最深、最宽的设计之一。同时，我们具有领先的企业级的可靠性的设计。Arm N2/N3可以用的地方，我们都可以用。利用RISC-V可扩展性，我们可以做一些架构层级的创新和存类计算、光计算之类的，可以做更好的结合。”李庆华说道。
编辑：芯智讯-浪客剑