去年JEDEC固态存储协会宣布，发布备受期待的高带宽内存（HBM）DRAM新标准：HBM4。其支持4层、8层、12层和16层DRAM堆栈配置，芯片容量为24Gb或32Gb，单个堆栈最大容量可达64GB。在制定新标准的时候，其中一项讨论便是HBM4的高度，从过去最高720微米的限制，放宽至775微米，以适配12层及16层堆叠。

据TrendForce 报道，考虑到HBM4E和HBM5等后续HBM迭代产品将引入20层堆叠，JEDEC固态存储协会和各大存储器制造商进行了讨论，或许会进一步放宽高度限制，提高至825至900微米。 JEDEC固态存储协会通常会在产品商业化前约一年半左右确定关键规格，随着HBM4E量产时间临近，促使了这次关于高度的讨论。从历史上看，半导体行业一直对HBM的高度有着严格的限制，最近积极考虑放宽这些标准来适应HBM的发展需求，主要原因有两个：一是20层堆叠让DRAM变得更为紧密，制造变得更加困难；二是封装技术的影响，这点与台积电相关，未来系统级芯片的厚度高于775微米，HBM需要放宽高度限制来适配。

有关放宽HBM高度标准的讨论背后的另一个因素是涉及键合技术，在制造HBM方面发挥着关键作用。随着堆叠层数的增加，需要缩小芯片之间的间隙，业界普遍 认为需要引入混合键合技术来做到这一点，以满足更多堆叠层数的HBM生产需要。 对于HBM制造商来说，目前混合键合技术仍然具有挑战性。之前由于HBM4高度放宽，让SK海力士有条件在现有键合技术中实现16层堆叠，无需转向新的混合键合技术，从而降低了成本和制造难度。三星是对混合键合技术最为积极的HBM厂商，预计最早会在部分16层堆叠的HBM4E产品中采用混合键合技术。