一、什么是韬（τ）定律韬（τ）定律（Tau Scaling Law），2026年5月25日由华为何庭波在ISCAS 2026正式提出，是中国首次在全球半导体领域提出的产业指导新原则。核心公式/思想：用“时间缩微”替代“几何缩微” 。τ（tau）：电路中的时间常数，代表信号传播与系统响应的基础耗时；τ越小，电路越快、效率越高 。与摩尔定律对比：摩尔定律：靠把晶体管做更小（几何缩微），18–24个月密度翻倍 。韬定律：不靠硬缩尺寸，靠系统性降低τ、压缩信号时延，提升密度与性能 。二、为什么需要韬定律摩尔定律已近物理极限、成本激增：3nm/2nm极难、极贵，先进光刻机被卡脖子。AI/大模型算力需求指数级增长，传统路径难以为继 。韬定律给出成熟制程（7nm/5nm）下的高性能方案。三、核心：四层协同优化（从器件到系统）1. 器件层：优化晶体管与互连的电阻、寄生电容，底层缩短τ 。2. 电路层（关键：逻辑折叠 Logic Folding）：把传统二维平面电路“折叠”，拉近关键模块距离。缩短信号走线、减少RC延迟，密度与性能显著提升 。3. 芯片层：软件–架构–芯片全栈协同，细粒度控制指令/数据流，提升并行度、降低执行时间 。4. 系统层：重构总线（如灵衢总线）、内存/IO架构，降低数据搬运损耗，整机效率最大化 。四、关键目标与落地2031年目标：高端芯片晶体管密度等效1.4nm传统制程 。已落地：过去6年基于韬定律量产381款芯片（基站、服务器、IoT等）。

麒麟路线：2026：麒麟2026引入逻辑折叠，频率3.1GHz。2027–2029：频率逐步至4GHz+，3–5年效率翻倍。AI目标：2035年AI硬件集成度增长100倍+ 。五、一句话总结摩尔定律拼“更小”，韬定律拼“更快”；在成熟制程上，靠时间缩微+逻辑折叠+四层协同，实现等效1.4nm级密度与性能，绕过先进制程壁垒，为半导体产业提供可持续新路径 。