3nm芯片的"3nm"到底指什么?

手机发布会上，“3纳米芯片”听起来像一张技术王牌，可把芯片拆开拿尺子量，你找不到任何一处刚好是3纳米。这个数字今天更多是工艺世代的标签，而不是芯片里某个零件的真实尺寸。

很长一段时间，芯片制程名称确实和物理尺寸有关，比如60纳米、45纳米，主要指晶体管中电流通道的栅极长度，也就是电流从源极走到漏极时，被栅极控制的那段距离。那时候，工艺名称和实际尺寸基本对得上。

变化出现在28纳米左右，晶体管继续缩小后，电流开始变得“不听话”，即使栅极没有打开，电流也可能偷偷漏过去，芯片随之发热、耗电，性能还会下降。

工程师把这个麻烦叫作“短沟道效应”。就像水龙头拧得过紧，里面的结构先撑不住了，继续硬拧只会漏水。

制程不能再只靠缩短栅极长度推进，晶体管的结构必须换一种做法。

于是，鳍式场效应晶体管出现了，原本平铺在硅片上的电流通道，被竖起来做成一道道“鱼鳍”，栅极从顶部和两侧包住它，控制范围变大了，电流更容易被管住，栅极长度也不用跟着工艺名称一路猛砍。

从14纳米到7纳米、5纳米，行业大多采用的就是这套思路。

问题也从这里开始：工艺名称与具体尺寸逐渐脱钩。各家晶圆厂仍然沿用“多少纳米”的叫法，但这个数字已经不再对应某一个统一、明确、能直接拿尺子测出来的指标。

三星在3纳米工艺上采用了更进一步的全环绕栅极技术，栅极像一圈外壳，把电流通道从四面包住，控制能力更强，也有利于进一步压缩晶体管之间的距离。

台积电的路线相对稳一些，它的3纳米工艺仍然使用鳍式晶体管，计划到2纳米节点再转向全环绕栅极。路线不同，不代表谁停在原地，两家都在想办法让晶体管更密、速度更快、功耗更低。

真正让人产生误解的，是“纳米”两个字还保留着，但它所代表的含义已经变了。

按照ASML公开的技术路线，标称3纳米工艺的金属半节距大约是23纳米，标称2纳米时约为22纳米，未来如果出现1纳米工艺，实际间距大约仍在18纳米上下。

也就是说，从3纳米到1纳米，名称看起来缩小了三倍，实际关键间距只缩小了大约5纳米。消费者感觉像是跨越了几个巨大台阶，落到具体物理尺寸上，却没有宣传数字那么夸张。

从28纳米之后，行业就没有一套统一规则来规定“3纳米到底该量哪里”。台积电使用N3、N5这样的名称，三星使用SF3、SF2，英特尔则采用Intel 7、Intel 4、Intel 18A。名称越来越像产品代号，而不是一把精确的工程尺子。

高通曾公开表示，如今晶圆厂使用的纳米数字，已经带有明显的营销色彩，数字越小，消费者越容易把它和更先进、更强联系起来。

IBM发布0.7纳米芯片时，马斯克也曾在社交平台上质疑这种命名方式，认为芯片节点不该只靠一个容易制造误解的数字来包装，甚至可以考虑按照晶体管最小特征尺寸对应的原子数量来命名。

伊利诺伊大学一名材料学教授则认为，0.7纳米更像营销术语，芯片晶体管的实际间距长期以来仍在40纳米左右徘徊。IEEE一位资深院士说得更直接：今天的节点数字，已经和芯片上任何一个单独可找到的尺寸没有直接对应关系。

原因并不复杂，普通消费者需要一个简单的排序方式，手机厂商需要一个能够写进发布会PPT的卖点，晶圆厂也需要用节点名称区分不同世代、不同水平的工艺。既然一个数字能让复杂技术变得好理解，大家就默认继续使用它。

芯片行业的竞争，也确实把这种“数字游戏”推向了更明显的位置。

2026年，台积电计划把3纳米产能提升到每月18万片晶圆，但苹果、英伟达等大客户仍在排队抢产能。德意志银行的报告称，台积电3纳米订单已经排到2027年，台积电因此将2026年资本支出计划提高到520亿至560亿美元。

三星同样已经量产3纳米，不过其良率长期在50%至60%之间波动，与台积电70%以上的稳定水平仍有差距。制程名称一样，背后的量产能力却可能相差很远，这才是“3纳米”之外真正需要关注的地方。

小米玄戒O3采用台积电第三代3纳米工艺，跑分已经追上苹果和高通部分旗舰芯片，与此同时，苹果和高通的2纳米芯片也即将登场，手机市场又会出现“新一代领先一代”的宣传。

但2纳米就一定比3纳米强一大截吗？未必。

真正决定芯片体验的，是晶体管密度、单位功耗下的性能、架构设计、缓存安排、软件调度以及散热能力。制程节点会影响这些指标，却不能单独决定最终表现。同样是3纳米，不同厂商、不同设计、不同产品，实际性能完全可能拉开差距。

所以，看到“3纳米”“2纳米”时，不必把它理解成芯片里真的存在一条3纳米宽的线路。它更像是行业约定俗成的世代名称，能告诉你产品大概处在什么技术阶段，却不能代替对性能和能效的判断。

芯片宣传可以看纳米，但买手机不能只看纳米；真正拉开差距的，从来不是包装上的数字，而是数字背后的晶体管、架构和功耗。