你有没有遇到过这种情况：
•
100MHz 的时钟信号，示波器一看—— 边沿在左右晃动 ，时序窗口越来越小
•
高速 ADC 采样出来的数据 全是毛刺 ，明明参考时钟频率很准
•
DDR 接口跑在 400MHz 以上， 时不时读出错误数据 ，降频就正常
•
HDMI/USB 接口 偶尔断连 ，低速设备完全正常
这些问题的背后， 十有八九指向同一个根源——抖动（Jitter）。
抖动是高速数字设计中最棘手的问题之一。随着信号速率越来越高，时序裕量越来越小，抖动占用的时间预算越来越多。在 1Gbps 的时代，一个 UI（单位间隔）是 1ns；到了 10Gbps，UI 只有 100ps——而抖动可能轻松吃掉其中的 20~30ps。
不夸张地说：在高速设计中，抖动就是信号完整性的"沉默杀手"。
这篇文章从原理到实战，帮你彻底搞懂抖动。
一、到底什么是抖动？ 1️⃣ 直观理解抖动，简单说就是 信号的边沿偏离了它理想的位置 。
2️⃣ 抖动与眼图 把很多个 bit 叠加在一起，就形成了 眼图（Eye Diagram） 。抖动直接表现为眼图的 水平张开度 变窄：
关键指标 ：
•
眼高（Eye Height） ：垂直张开度，反映电压裕量
•
眼宽（Eye Width） ：水平张开度，反映时序裕量（抖动直接影响这个）
•
抖动值（Jitter, pp） ：峰峰值抖动
3️⃣ 为什么要关心抖动？速率
UI（单位间隔）
可容忍抖动（典型值）
100 Mbps
10 ns
~1 ns (10%)
1 Gbps
1 ns
~100 ps (10%)
10 Gbps
100 ps
~10 ps (10%)
25 Gbps
40 ps
~4 ps (10%)
速率越高，时序裕量越小，对抖动越敏感。 在 10Gbps 以上，几 ps 的抖动就足以让系统误码率飙升。
二、抖动的分类体系抖动不是一个单一指标，它由多种不同来源的抖动 叠加组成 。理解其分类是解决问题的前提。
1️⃣ 随机抖动（RJ，Random Jitter） 来源 ：
•
热噪声（Johnson-Nyquist noise）
•
散粒噪声（Shot noise）
•
闪烁噪声（1/f noise）
•
半导体器件的随机过程
特点 ：
特性
说明
分布高斯（正态）分布，无界
均值0
RMS 值标准差 σ
峰峰值随测量时间增长而增大（无界！）
如何表征RMS 值（σ），或峰值以 BER 为条件（如 10^-12 BER 时 RJ≈14σ）
关键认知 ：RJ 是 无界 的——从理论上说，随着观察时间无限长，RJ 的峰值会无限大。这就是为什么工程上以 误码率（BER） 来限定抖动指标：比如"在 BER=10^-12 条件下，抖动小于 30ps"。
2️⃣ 确定性抖动（DJ，Deterministic Jitter）
来源 ：电路的非理想特性，是 有界的 （上下界可预测）
特点 ：
特性
说明
分布有界分布（双峰、多峰等）
峰峰值固定，不随时间增长
与数据关系可能与数据模式有关
如何表征峰峰值（DJ(p-p)）
确定性抖动又可细分为：
数据相关抖动（DDJ / ISI）本质 ：前一个 bit 的电压没有恢复到基准电平，影响了当前 bit 的边沿位置。
常见诱因 ：
•
传输通道的 低频衰减过大 （AC 耦合电容太小）
•
阻抗不连续 导致反射
•
趋肤效应和介质损耗 导致高频分量衰减
表现 ：
•
长连"0"或长连"1"之后的边沿抖动最大
•
PRBS 测试码中出现明显的 模式相关抖动
一个典型的场景： DDR 数据线在连续的 1 之后跟一个 0，电平从高到低的边沿位置发生偏移 ——这就是 ISI 导致的抖动。
占空比失真（DCD）本质 ：信号的高电平宽度不等于低电平宽度。
常见诱因 ：
•
时钟信号的 占空比不是 50%
•
接收端的 阈值电压偏移
•
驱动器的上升/下降时间不对称
表现 ：
•
眼图中"交叉点"上下偏移（对于差分信号）
•
抖动直方图呈现 双峰分布 （两个峰分别对应上升沿和下降沿）
周期性抖动（PJ）本质 ：受周期性噪声源调制导致。
常见诱因 ：
•
电源纹波
•
开关电源的开关频率
•
邻近信号的 串扰
•
时钟恢复电路的锁相环（PLL）噪声
表现 ：
•
抖动直方图呈现 多峰分布
•
在频谱上可以看到某个特定频率的 尖峰
三、总抖动 总抖动（TJ）总抖动是 RJ 和 DJ 的卷积（叠加）：
TJ(p-p) ≈ DJ(p-p) + 2 × α × RJ(RMS)其中 α 取决于要求的 BER（如 BER=10^-12 时 α≈7）：
BER
α（有效值倍数）
10^-9
6.0
10^-12 7.010^-15
7.9
工程经验 ：多数高速接口要求在 BER=10^-12 条件下满足抖动指标。
四、抖动在 PCB 中的常见成因很多时候抖动不是芯片自身的问题，而是 PCB 设计不当引入的 。以下是你在 Layout 阶段需要特别注意的几个"抖动制造源"：
️ 五、抖动抑制实战技巧 1️⃣ 电源治理（降低 PJ） 措施
效果
足够的去耦电容
降低电源阻抗，减小纹波
电源轨独立 LDO 供电（时钟/ PLL）
隔离 DC-DC 开关噪声
电源平面 + 地平面紧密耦合
降低 PDN 阻抗
模拟电源与数字电源隔离
阻止数字噪声耦合到敏感电路
2️⃣ 时钟分发优化（降低 RJ + PJ）•
时钟走线远离其他信号线， 包地处理
•
时钟走线 内层走线 （带状线），利用参考平面屏蔽
•
时钟优先走 圆弧拐角 ，避免直角
•
差分时钟严格遵循等长、等距、同层原则
3️⃣ 阻抗连续性（降低 ISI 抖动）•
高速信号做 阻抗控制设计
•
过孔阻抗优化（反焊盘设计、背钻残桩）
•
避免信号跨越 分割地平面
4️⃣ 串扰控制（降低 PJ）•
保证 3W 以上间距（关键信号 5W）
•
层间走线正交（避免相邻层的平行长走线）
•
敏感信号与干扰源之间用 地线隔离
5️⃣ 叠层与参考平面（系统性降低抖动）叠层原则
对抖动的影响
信号层紧邻完整地平面
提供低阻抗回流路径，减小环路电感
电源地平面紧密耦合（≤3mil）
降低 PDN 阻抗，减小电源噪声引起的抖动
避免信号跨分割平面
防止回流路径被迫绕路，避免阻抗突变
六、实战案例：DDR3 时钟线的抖动排查现象 ：一块 4 层板的 DDR3 系统（800MHz 时钟），运行一段时间后随机出现数据错误。
排查过程 ：
步骤
操作
发现
1
示波器测时钟眼图
眼图水平张开比预期小了约 30%，有明显抖动
2
抖动分离（使用示波器的抖动分析功能）
PJ ~15ps + RJ ~3ps
3
频谱分析 PJ 频率
主峰在 ~1.6MHz（与板载 Buck 电源开关频率一致）
4
检查电源
1.2V 内核电源轨纹波 ~80mV(p-p)
解决方案 ：
改进措施
抖动降低
效果
增加 10μF MLCC 在时钟芯片电源引脚
PJ 从 15ps → 8ps
改善明显
时钟芯片改用独立 LDO 供电
PJ 从 8ps → 3ps
大幅改善
增加时钟线上的串联端接电阻（33Ω）
RJ 从 3ps → 2ps
轻微改善
最终总抖动 TJ = 3ps + 2×7×2ps ≈ 31ps @ BER=10^-12✅ 满足要求
七、总结抖动是一个"系统性"指标——它是 电源噪声、串扰、阻抗不连续、参考时钟质量 等多个因素的叠加结果。深入理解抖动，是处理高速数字信号问题的关键。掌握其 分类与来源 是诊断的基础，了解其 分解与分析方法 是定位问题的工具，而熟练运用 测量技巧 则是验证设计的保障。
#PCB设计 #信号完整性 #抖动 #Jitter #眼图 #SI #高速设计